CELDAS LÓGICAS

PRINCIPIO DE DISEÑO VLSI
DISEÑO DIGITAL CON TÉCNICAS DE ALTO NIVEL
ÁREA DISPOSITIVOS
DEPTO. DE ELECTRÓNICA Y COMPUTACIÓN
FI.UNMdP



ALTERNATIVAS DE ARQUITECTURAS DE FPGA

BLOQUES LÓGICOS BASADOS EN MUX VS LUT

EN ARQUITECTURAS DE GRANO MEDIO, QUE SON AQUELLAS QUE NO SON NI EXTREMADAMENTE DETALLADAS NI EXTREMADAMENTE GRUESAS, SE UTILIZAN DOS TIPOS FUNDAMENTALES DE BLOQUES LÓGICOS PROGRAMABLES:

1. **BASADOS EN MUX (MULTIPLEXOR):** UTILIZAN MULTIPLEXORES PARA ENRUTAR SEÑALES Y REALIZAR OPERACIONES LÓGICAS.
2. **BASADOS EN LUT (TABLA DE BÚSQUEDA):** UTILIZAN TABLAS DE BÚSQUEDA PARA ALMACENAR Y RECUPERAR VALORES PRECALCULADOS PARA REALIZAR OPERACIONES LÓGICAS.

ESTOS DOS ENFOQUES SON UTILIZADOS PARA IMPLEMENTAR LA LÓGICA DIGITAL EN DISEÑOS DE HARDWARE DE MANERA FLEXIBLE Y EFICIENTE.

CLASIFICACIÓN DE LAS FPGA:

GRANO FINO,
GRANO MEDIO Y
GRANO GRUESO



ALTERNATIVAS DE ARQUITECTURAS DE FPGA

BLOQUES LÓGICOS BASADOS EN MUX



EJEMPLO

AND

a

b

c



ALTERNATIVAS DE ARQUITECTURAS DE FPGA

BLOQUES LÓGICOS BASADOS EN LUT

EL CONCEPTO DETRÁS DE UNA TABLA DE BÚSQUEDA (LUT) ES RELATIVAMENTE SIMPLE. UN GRUPO DE SEÑALES DE ENTRADA SE UTILIZA COMO UN ÍNDICE (PUNTERO) A UNA TABLA DE BÚSQUEDA. EL CONTENIDO DE ESTA TABLA ESTÁ ORGANIZADO DE TAL MANERA QUE LA CELDA SEÑALADA POR CADA COMBINACIÓN DE ENTRADA CONTIENE EL VALOR DESEADO. POR EJEMPLO:

$$y = (a \ \& \ b)|c$$

Required function



Truth table

a	b	c	y
0	0	0	0
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	0
1	0	1	1
1	1	0	1
1	1	1	1

ALTERNATIVAS DE ARQUITECTURAS DE FPGA

BLOQUES LÓGICOS BASADOS EN LUT

EJEMPLO: Y = B OR not(C)



A	B	C	Y
0	0	0	1
0	0	1	0
0	1	0	1
0	1	1	1
1	0	0	1
1	0	1	0
1	1	0	1
1	1	1	1

ALTERNATIVAS DE ARQUITECTURAS DE FPGA

¿CUÁL ES EL VALOR ÓPTIMO DE LAS LUTS?

EJEMPLO:

$$Y = ABC + BC\bar{D} + \bar{A}\bar{B}\bar{C}$$





CLBs VS LABs

CELDA LÓGICA DE XILINX (AMD)



¿CÓMO ES UN ELEMENTO LÓGICO DE ALTERA (INTEL)?

LOGIC CELL (LC)

SLICE



SEÑALES EN CADA SLICE:

DEBERÍA TENERSE EN CUENTA, QUE AUNQUE CADA LUT, MUX Y REGISTRO DE CELDA LÓGICA TIENEN SUS PROPIAS ENTRADAS Y SALIDAS DE DATOS, CADA SLICE TIENE UN CONJUNTO DE SEÑALES DE RELOJ, HABILITACIÓN DE RELOJ Y SEÑALES DE ESTABLECIMIENTO/RESTABLECIMIENTO COMUNES A AMBAS CELDAS LÓGICAS.

CLBs y LABs



La razón de tener este tipo de jerarquía de bloques lógicos es que está complementada por una jerarquía equivalente en la interconexión. Por lo tanto, hay una interconexión rápida entre los LCs en un SLICE, luego una interconexión ligeramente más lenta entre SLICES en un CLB, seguida de la interconexión entre CLBs. La idea es lograr el equilibrio óptimo entre facilitar la conexión de elementos sin incurrir en retrasos excesivos relacionados con la interconexión.

CARRY CHAIN (CADENA DE ACARREO)





CARRY CHAIN:

TRANSMISIÓN MUY RÁPIDA DE ACARREO.

LA 4-LUT SE DIVIDE EN DOS 3-LUT.

SE GENERA EL ACARREO Y LA SUMA POR SEPARADO.

CASCADE CHAIN (CADENA DE ACARREO)



CASCADE CHAIN:

Pensado para implementar funciones de gran fanin.



MODOS DE FUNCIONAMIENTO



MODO NORMAL



MODO ARITMÉTICO

PARA FINALIZAR, MULTIPLICADORES, SUMADORES EMBEBIDOS



ALGUNAS FUNCIONES, COMO LOS MULTIPLICADORES, SON INHERENTEMENTE LENTAS SI SE IMPLEMENTAN CONECTANDO UN GRAN NÚMERO DE BLOQUES LÓGICOS PROGRAMABLES ENTRE SÍ

MAC



FIN

BIBLIOGRAFÍA:

The Design Warriors Guide To FPGA - Clive Maxfield
FPGAs: World Class Design - Clive Maxfield